发表评论

34评论

回到文章

  • Ballsystemlord. - 2021年3月31日星期三 - 关联

    @anton.

    也许你也可以指向一些论文!
    什么'是高动力EUV光源的优势?如果您可以导致光掩模电影以较低的功率反应为何更高?
    此外,如果粒子落在薄膜上,芯片制造商如何去除颗粒?为什么该方法不适用于裸露的面具?

    谢谢!
    回复
  • Frankschwab. - 2021年3月31日星期三 - 关联

    好的,一世'm不是半导体工程师,但我在电视上播放一个。这里's my take:
    1.高功率的EUV源意味着较短的曝光时间,这意味着您每小时处理更多晶圆并赚更多的资金。
    2.相同的答案。
    3.可能最初用干净的气体喷雾,如果那不起'然后工作,也许是清洁的水或溶剂洗涤。所有这些都需要时间和劳动,有可能做更多的伤害。请注意,时间和劳动力减少了您每小时可以处理的晶圆数,因此您可以获得多少钱。
    薄膜可能有一个更强硬,更平滑的表面。由于结果,掩模可能更容易损坏。

    问题是你可以在你注意到有一个粒子之前摧毁许多薄片。检测到故障的最简单方法是完全处理晶片(所有25-50层暴露,开发,蚀刻等),您可以测试它 - 但是在开始处理晶圆后,这可能是两到三周。与此同时,您可能有数百或数千个处于各种处理阶段的晶片,所有这些都可能具有故障。
    检测到故障的方法越硬是在每个步骤之后尝试映像晶片,并看看您是否可以检测到故障 - 但考虑到特征尺寸大约约为10 nm,这可能是非常困难和耗时的。解决这样的功能需要哪种颜色的光线?更难的方式可能是尝试映像掩码,看看是否可以检测到故障。成像任何事情都会花时间,这将减少您可以处理一小时的晶圆的数量,这将减少您所做的金额。
    回复
  • 阿森尼察 - 2021年3月31日星期三 - 关联

    关于3,随着所述颗粒与掩模/镜子/光源无焦点,粒子落在它们上时,一旦颗粒落在它们上,就不需要清洁颗粒。取决于其特定的结构特征,EUV薄膜可能是不可能清洁的,所以更好的方法's刚用新的替换它。

    一旦晶片超出轨道,存在有可能检测到光致抗蚀剂中的缺陷的检查工具。如果检测到缺陷,则刚剥离光致抗蚀剂,并且晶片再次暴露(如果使用相同的扫描仪,则校正缺陷的原因)。

    如果在测试之前不得不等待晶片完全处理,那么现代半导体制造将是不可能的。
    回复
  • 坦杰布 - 2021年3月31日星期三 - 关联

    正如弗兰克所说,主要目标是吞吐量。

    许多工作已经通过抗蚀剂对靶的抗蚀剂进行了改善了EUV的吸收,最佳是氧化锡聚合物(术语中的金属氧化物),但通过抗蚀剂浪费了大量光子(可比较厚度到薄膜 - 我们想要吸收的薄片,一个传输)。如果浪费光子,我们就会达到随机的问题,其中每平方Nm的光子有很少的光子,图案的边缘变得模糊和不可靠。

    因此,在增加源功率上的工作继续前进,这是几个杠杆之一,没有经过验证的限制(尽管进展相当慢)。它已经采取了兆瓦来运行激光......

    底皮上的碎屑不是问题,因为它是失去焦点的。该系统之前不会更清洁,因此粒子将是罕见的,并且焦点上的颗粒在掩模上的颗粒比掩模上方几毫米的相同事物更大。
    回复
  • 阿森尼察 - 2021年3月31日星期三 - 关联

    增加Litho EUV源的力量有很多物理限制,从冷却要求一直到组件的可靠性(倍增,但是将正常运行时间递增,您将留下您入门的实际空间一个工厂。

    如果金钱和空间没有对象,那么最终的EUV光源将是KM漫长的亿美元的自由电子激光器。
    回复
  • Watersb. - 2021年4月1日星期四 - 关联

    @arsensica感谢这些答案,真的帮助我思考粒子和颗粒。

    我似乎记得IBM研究,同时使用euv的粒子加速器。而且我知道劳伦斯伯克利实验室的回旋加利器正在推动他们在纳米规模制造中使用。在2000年代初,我的一位朋友在那里运行了一个实验时会在这个地方展示我。这"先进的光源"也许是一个欧洲人采取这种方法。
    回复
  • 阿森尼察 - 2021年4月1日星期四 - 关联

    LBNL今天还在做EUV工作。主要是R.&D测试材料,掩模和光致抗蚀剂,用于关注即将到来的高数孔径EUV扫描仪。

    虽然他们曾经做过的一些工作过渡到ASML的使用´SUV扫描仪在FABS和专用EUV检测工具中。
    回复
  • 斯巴罗尔 - 2021年3月31日星期三 - 关联

    1)避免光子噪声需要更高的EUV能量,因为EUV光子的功率较高,因此您实际上在射线中获得的光子较少,而不是常规193nm,这意味着你风险一些曝光会变坏。通常它'■在高光源功率(一次光子上的更多光子)或更长的曝光(随时间更多的光子)之间的权衡,并且更长的暴露带来了自己的问题(在缓慢的顶部)
    2)取决于"particle". If it'■可以用一点超纯的水或酒精除去有机,可能会在没有损坏的情况下清洁裸露面罩。如果该颗粒是由于熔化而与表面融合的金属(记住,这些东西变得非常热,则足够的机器人处理它们的钼或甚至纯粹的石英以防止物质熔化)或基本上电镀自己ON(高能量光子使金属基本上像太阳能电池板),那么你可以'T取下它而不会损坏面膜(纳米厚度为微米厚金属本身),
    回复
  • nunya112. - 2021年3月31日星期三 - 关联

    我还在等待英特尔或台积电让我们穿过创造硅,以便每一步都是筹码。我知道它在我觉得40 / 28nm上显示,但很高兴看到22nm或一个14nm芯片。我有点得到他们在这里谈论的内容,但很难了解你是否不是CPU制造商大声笑 回复
  • Ballsystemlord. - 2021年3月31日星期三 - 关联

    几年前,在半导体制造上做了一篇很长的文章。我发现它相当令人困惑,但也许那样's just me.

    我试图转向这个主题的书籍,但我能找到最小的过程技术,详细讨论是一本名为:"VLSI时代的硅处理:深亚微米工艺技术Vol。 4.". I haven'T读它尚未阅读,但它似乎可以处理130nm和更大的过程。

    如果有人知道较小的节点的严肃学习材料,那么就像14nm-3nm一样,我'd欣赏链接或引用。

    谢谢!
    回复
  • Ballsystemlord. - 2021年3月31日星期三 - 关联

    这里是: //www.zamiclub.com/show/8223/an-introductio... 回复
  • Watersb. - 2021年4月1日星期四 - 关联

    很酷,谢谢你的联系!

    在这里,Anders Gofas于2012年在Fab Tech()也是常用的谈话。"与魔法无法区分"

    //youtu.be/NGFhc8R_uO4
    回复
  • 斯巴罗尔 - 2021年4月1日星期四 - 关联

    流程HASN.'真的很改变微米尺度的几天。它'S基本上只是面膜,涂料,清洁,面膜,沉积,清洁,面具,蚀刻,清洁,重复,只是将层数增加,掩模分辨率增加,掺杂/存款材料更新。除了使用较小的波长和更加异落的沉积物和涂料材料,20年前的设备几乎不变。 回复
  • Ballsystemlord. - 2021年4月1日星期四 - 关联

    你是这样说的那样是在该领域工作的人,或者是从10,000英尺的角度来看

    我问这个是因为我'经过人们(例如Forrest Norrod)的谈判,谁知道这些天CPU的内容,它们表明事情发生了显着变化(至少在晶体管电平,如果不是制造过程和材料本身),可以实现CPU达到他们所做的GHz速度。
    回复
  • 阿森尼察 - 2021年4月1日星期四 - 关联

    在一个非常基本的感觉中,流程仍然相似,但一旦您获得任何详细分析,它就不再持有真实。

    例如,来自80的化学气相沉积工艺´S仅在与今天的原子层沉积过程类似的浅表。
    回复
  • 斯巴罗尔 - 2021年4月2日星期五 - 关联

    "你是这样说的那样是在该领域工作的人,或者是从10,000英尺的角度来看"
    第三种选择:适用于工厂使用的设备的人。你'如果Fab Surecy通常比产量或碎片机更重要,那么请勿听到实际在FAB工程部门工作的人。我'去过美国和亚洲的工厂和设备制造商。

    你会感到惊讶的是旧的设计年龄是平均硬件的平均硬件,即使在7nm fab中,28米和旧的过程通常专门运行,这些过程仅在几十年前终生的组件(英特尔'S 386处理器是一个非常普遍的典型例子,广泛用于工业PC控制器板的整个行业,最后一个被占用在2000年代中期,但甚至7nm Fabs使用在这些芯片上运行的机器)
    回复
  • Ballsystemlord. - 2021年4月2日星期五 - 关联

    哇!谢谢! 回复
  • Lux88 - 2021年4月1日星期四 - 关联

    在DDR4芯片和最新的Snapdragon SoC中,从清洁硅晶片到原始芯片(没有包装)需要多长时间?一天? 4天? 2周? 回复
  • eastcoast_pete. - 2021年4月1日星期四 - 关联

    根据各种铸造厂的停电造成的损害,可能是几周。现代芯片有多个层,并经历许多(我相信最多50多)涂层,曝光,蚀刻和洗涤/漂洗循环。那'为什么这些停电是如此糟糕;你基本上也必须折腾接近他们最后一个周期的晶圆,这显然可以在开始时三周。 回复
  • Fulletaltitan. - 2021年4月1日星期四 - 关联

    回到内存的时间是几周(3-6,具体取决于有多少堆叠的层),并且对于SOC部件,它更像是3个月加上测试和包装的任何延迟加入它。 回复
  • 庭院 - 2021年4月1日星期四 - 关联

    "此外,薄膜需要坚强地悬挂在面罩的大面积上。"
    50 nm厚的膜可能有多强?可以制造的最薄的米纸是厚的微米(或μm)。这是一个mm或100万米的1/1000。这些纸张如此薄,它们是半透明的。这些颗粒稀释20倍;因此,如果将它们中的20个彼此堆叠(假设没有空气差距),则可以获得与那种超薄米纸相同的厚度。

    尽管存在强大的需要坚强,但它们也需要如此刚性和热稳定,以承受600的温度ºC或更多,然后返回室温而不会破坏或变形。我想知道他们可以忍受多少个周期以及它们是如何消耗的。如果珍贵的EUV Photomasks成本为300,000美元,他们的颗粒会花费几千美元(或更少)?
    回复
  • Edzieba. - 2021年4月1日星期四 - 关联

    商业金箔是100nm,所以50nm超薄薄膜不是不合理的。纸质是一种可怕的类似物,因为它是一种纤维复合材料,而不是散装材料。 回复
  • 庭院 - 2021年4月1日星期四 - 关联

    纸张确实是一个可怕的类似物;虽然金箔可以得到如此薄,但它在这种厚度上非常脆弱,所以我不确定它是否是一个更好的模拟。由于相对高的热膨胀系数(比硅高〜6倍),它也不会表现出良好的温度变化。 回复
  • 破旧 - 2021年4月1日星期四 - 关联

    英特尔:你好ASML ......我们'd喜欢订购一些薄膜来提高我们的10nm芯片产量
    ASML:哦,我得到它,愚人节🤣
    回复
  • Waltc. - 2021年4月1日星期四 - 关联

    我想知道这种东西是否背后延迟了AMD和NVIDIA GPU的速度升高了批量生产。这种短缺肯定是'因为全球已经超过了600美元至1500美元GPU的坚果......)这些市场很小。我的感觉是短缺是由于锻造的差的产量 - 它'■在他们开始填补对这些GPU的有限需求之前,他们就好像在等待某些事情发生。尤其是希望AMD,特别是可以清洁产品短缺和停止"miner &前所未有的需求"掩盖。需求不可能"unprecedented"出于各种原因。 1)GPU从未成本过多,甚至@他们的MSRPS - 所以那里'没有以前的需求模式来评估超越"small" or even "tiny."2)在过去几个月里没有证据表明AMD或NVIDIA能够满足一个"unprecedented demand"以任何方式,形状或形式。在您照顾几个月的各处,所有来源都是裸露的 - 骨干 - 没有使用任何一家公司销售的AIB卡'S GPU - 在AMD商店和NVIDIA中的任何内容都显然停止了其FE版本!根本没有最好的购买。很高兴听到两家公司的少许诚实 - 这些GPU的小涓涓细流,这些GPU已经生产和销售的甚至甚至普通新的GPU推出期望。必须是严重的产量问题放缓了一切困难的爬行。 回复
  • Ballsystemlord. - 2021年4月1日星期四 - 关联

    根据YouTube'R,Moores Lave已经死了,AMD已经发货超过500,000 5000系列CPU。
    这听起来像对我的令人印象深刻的需求。 ESP。在Q1。通常,根据我们认为公司利润的图表,它'是第一个不安静的前几个月。
    回复
  • spunjji. - 2021年4月2日星期五 - 关联

    "尤其是希望AMD,特别是可以清洁产品短缺和停止"miner &前所未有的需求" cover ups."

    你'重新要求他们撒谎让你不准确地承担这种情况。不会发生。
    回复
  • Tomatotech. - 2021年4月1日星期四 - 关联

    现在这是正确的*科学*。我喜欢这种报道。

    It'哭泣羞耻我们不'T获取英特尔这样的材料。他们可以跟他们妈的他妈的'完成了美妙' PR materials.
    回复
  • Tristansdx. - 2021年4月2日星期五 - 关联

    隐藏的秘诀在于增加芯片密度的EUV甚至多种图案化。令人不安的主要原因(通过衍射环)图像是掩模上的光的组合VaweLeng和密度。增加芯片密度需要降低光的vawelength,或增加面罩的尺寸。第一个方法(EUV)被证明是非常困难的,同时处理操作较大的面具也具有其缺点(减少吞吐量),但总体而言更容易。这就是理由是为什么EUV被选中,可以通过解决更艰难的问题来提出严重的利润。制作芯片总体是业务,每个人都想要他的钱。 回复
  • Jospoortvliet. - 2021年4月2日星期五 - 关联

    等待,您声称是否可以更有效,更便宜的筹码比Wit EUV更有效,而是使一家富人(ASML)在工业中的所有人,包括斗争的英特尔和中国公司绝望地进入尖端的CPU设计一切都决定忽略这种廉价的可能性,而是在euv上花了数百亿亿?当然,听起来完全合法,这绝对是资本主义的作品 - 离开地板上大量利润的机会来帮助另一家公司。

    🦁
    回复
  • spunjji. - 2021年4月2日星期五 - 关联

    是的,我也困惑了。英特尔真的很难重新遏制EUV和他们 '非常清楚地支付价格,所以有些东西告诉我它'不如简单"larger mask". 回复
  • Tristansdx. - 2021年4月2日星期五 - 关联

    我谈到这里的物理法。创建具有大面具理念的工具,可能需要长期和大型投资,没有人想要冒险。除此之外有'common sense',只有一种方式将成为最好的人,直到有人证明否则。 回复
  • 邓肯麦克唐纳 - 2021年4月2日星期五 - 关联

    如果英特尔正在使用单个CPU掩模(至少为其较大的CPU模具),这并不意味着屏蔽步骤中的速度较慢?
    由于英特尔的其他约束,这种单个CPU标号是由于其他约束'刀具链使得英特尔难以生产(或使用)更大的掩模版?

    一个单独的注释 - 英特尔表示,它将投资20亿美元的新梳子 - 下台腾飞将在未来3年内投资1000亿美元。
    回复
  • 斯巴罗尔 - 2021年4月2日星期五 - 关联

    "如果英特尔正在使用单个CPU掩模(至少为其较大的CPU模具),这并不意味着屏蔽步骤中的速度较慢?"

    更有可能它只是意味着瓶颈在其他地方,可能是能量密度,以及它'只是英特尔和其他制造商对同样的问题有不同的方法。如果你需要x焦点/ mm ^ 2正确露出面膜,你的灯是y瓦,你可以做两件事之一:
    1)制作一个较小的面具,将那些y瓦焦点聚焦到z mm ^ 2中t = x * z / y秒
    2)制作更大的面具,将那些y瓦焦点聚集成4 * z mm ^ 2的t = 4 * x * z / y秒

    最后,由于您的实际瓶颈是源功率,因此您的图案/秒保持不变。当然还有其他因素:
    *单个面罩更容易定位,因为您的堆叠容差实际上是较小的
    *位置更快地播放,因为您只需要一次移动每4种模式
    *单个掩模由于定位而改善多个层的产量
    *多方面需要提高产量,因为一个坏模式只会消除来自产量的许多芯片
    *单个掩模掩模性更便宜,因为衬底较小,图案较大(通常)
    *多方面具有较长的可用性时期,因为多个缺陷不太可能与相同的模式相同
    (等等)
    回复

登录

没有帐户? 立即注册