上周,TSMC对其具有极端紫外线(EUVL)进行了两项重要公告。首先,该公司使用其第二代7个NM工艺技术成功录制了其第一客户芯片,其中包括有限的EUVL使用情况。其次,台积电披露于4月份开始5纳米器件的风险生产计划。

前7个NM EUV芯片在TSMC录音

台长在4月份使用其第一代7个NM制造过程(Cln7FF,N7)发起了芯片的大批量生产。 N7基于深度紫外线(DUV)光刻,具有ARF准分子激光器。相比之下,台积电’S第二代7个NM制造技术(CLN7FF +,N7 +)将为四个非关键层使用极端的紫外线光刻,主要是出价加快生产并学习如何使用ASML’S用于HVM的Twinscan NXE步进和扫描系统。关于N7至N7 +的改进的事实信息相当有限:新技术将提供20%的晶体管密度(由于较小的金属间距),并且在相同的复杂性和频率下较低的功耗〜8%(在6%和12之间) %更精确)。

虽然N7 +在其前辈的优势并不重要(例如,TSMC从未提到过新技术的表现会增加,但新技术有望带来),但它仍然几乎肯定是由移动SOC的开发人员全心全意地拥抱,他们需要每次释放新筹码年。也就是说,TSMC已经使用其N7 +技术录制了第一芯片并不令人惊讶。此外,该公司正在预制专业版的N7流程,旨在汽车行业,这表明N7 / N7 +将成为一个“long” node.

台长未披露其N7 + SoC它已经占用的客户的名称,但考虑到铸造厂’近年来,新工艺技术的alpha客户,领先的嫌疑人是显而易见的。

广告新工艺技术的PPA改进
公司在会议期间宣布的数据,新闻稿和新闻稿
  台长
16FF+
vs
20SOC
10FF
vs
16FF+
7FF
vs
16FF+
7FF
vs
10FF
7FF+
vs
7FF
5FF
vs
7FF
力量 60% 40% 60% <40% 10% 20%
表现 40% 20% 30% ? 相同的 (?) 15%
减少区域 没有任何 >50% 70% >37% ~17% 45%

轨道上5纳米

N7 +来到TSMC之后’S第一代5 nm(CLN5FF,N5)过程,其将在最多14层上使用EUV。这将在密度方面实现有形改进,但需要TSMC广泛使用EUV设备。与台积电相比’S N7,N5技术将启用TSMC'S客户将其设计的区域收缩〜45%(即N5的晶体管密度比N7的晶体管密度高约1.8倍),增加频率15%(以相同的复杂性和功率)或降低功耗20%的功率减少(以相同的频率和复杂性)。

台长将在2019年4月,使用其N5 Tech开始筹码筹码。请记住,它通常占据一年的铸造件及其客户,从风险生产到HVM,看起来台积区是轨道的Q2 2020的批量生产5纳米芯片,及时在2020年下半部分地区地址智能手机。

N5节点的EDA工具将于11月准备好,因此芯片设计现在可能正在进行。但是,虽然今天N5的许多基础IP块准备就绪,但有重要的缺失碎片,例如PCIe Gen 4和USB 3.1 Phys,这可能直到6月就没有准备就绪。对于一些台积电'客户缺乏这些作品不是问题,但很多都必须等待。

防止较小公司设计Finfet芯片的因素之一是开发成本。一些估计将平均成本投入为劳动和知识产权许可证的约1.5亿美元的SOC。使用N5代,这些支出将增加到200美元–eetasia的说法,2.5亿美元,这将限制有兴趣使用技术的缔约方数量。

相关阅读:

来源: eetasia

发表评论

50点评

查看所有评论

  • 斯坦利菲泽斯 - 2018年10月9日星期二 - 关联

    如果TSMC可以在英特尔到达10nm之前(相当于TSMC 7nm),这意味着英特尔在20多年中首次丢失了过程节点优势? 回复
  • 破旧 - 2018年10月9日星期二 - 关联

    看起来,他们赌注并丢失了。 回复
  • 萨林 - 2018年10月9日星期二 - 关联

    我不 't think it'在哈尔韦尔/罗德威尔的一代后,公司完全失去了重点。

    他们花了17亿美元收购了Altera ......在客户铸造阶AsiC的这一时代有效地浪费的金钱's。他们释放了视影龙,这就是我可以说的是在进食Fab容量时在市场上完全零进展。

    该公司似乎真的在混乱中,这是一个奇怪的组织,即黄金标准以来基本上是飞兆绒。
    回复
  • Sharath.naik. - 2018年10月10日星期三 - 关联

    我不 '相信英特尔已经失去了边缘。我认为这更加与商界人士做出决定不要搬到10nm,因为没有竞争。这使他们仍然可以在14NM中使他们的产品避免研究成本并在比赛赶上之前进行巨额利润。这对于技术来说是可怕的,但对于英特尔有益's bank accounts 回复
  • Psychobriggsy. - 2018年10月10日星期三 - 关联

    绝对不。英特尔是一个非常偏执的业务,操作地。他们知道他们的一部分领导来自领先的边缘节点。

    事实是,由于没有将核心产品迁移到10nm,因此他们现在没有足够的14nm能力来满足市场需求。 10nm正在重新设计,以略微密集,但工作,但它赢了'T准备到明年,潜在的年度(或更糟)。

    英特尔 will still make big profits for now due to also having good designs, but they have lost the manufacturing lead.
    回复
  • Frexledtrout. - 2018年10月10日星期三 - 关联

    据我所知,英特尔正在向有可能赢的10nm节点使用EUV't降低了你所说的密度。我怀疑英特尔'S 10nm将在台积电之间的某处落地亮度'S 5nm和7nm真的,他们真的'落后,但它们肯定不再领导。 回复
  • AJC9988. - 2018年10月10日星期三 - 关联

    我觉得你错过了备忘录。 8月底或者9月初,英特尔将EUV加强到台积电和三星工厂,称他们不会引入2021年的EUV,这大致与英特尔巧合'S 7nm时间框架。在肠道和制作较小之前,10nm,在TSMC的理论密度上只会几乎没有几个百分点。与此同时,台积电推出了苹果'S 7nm芯片,这意味着它们具有铅。英特尔'S 14nm ++在TSMC的7nm上并不比7nm更密集。因此,在绝对条件下,英特尔不是领先的过程,有些人认为已经没有推出了TSMC 10NM生产,带有英特尔'S 14nm与其他工厂相当'一般为10nm。同时,英特尔's 10nm won'T将产品有产品到2019年2:h至2小时。 回复
  • Frexledtrout. - 2018年10月11日星期四 - 关联

    我确实想念那个备忘录:) 回复
  • Wilco1 - 2018年10月10日星期三 - 关联

    英特尔's 10nm doesn'使用EUV,密度比TSMC 7nm更差。最初它会达到相同的密度,但特征大小已经放松以使其工作。这就像14+和14 ++进程,也具有比原始14nm工艺更差的密度。 回复
  • sing_electric. - 2018年10月11日星期四 - 关联

    虽然英特尔可能是真的'S 10nm优于台积电'第1次7nm(我怀疑有点 - 我觉得他们'重复大致相当于密度),事项的事实是,当TSMC正在进行20nm时,英特尔在批量上运送14nm处理器,并且在台积电之前,英特尔计划在10nm处处于10nm。

    此时,TSMC将在英特尔之前的第二局7nm上'S 10nm移动过去的一些利基处理器。

    我不 '认为英特尔在制造业的背后,但他们'肯定绊倒,他们'失去了所有的,或者大部分领先。
    回复

登录

没有帐户? 立即注册